propiedades del producto:
| ESCRIBE | DESCRIBIR |
| categoría | Circuito Integrado (CI) Embebido - Microcontroladores |
| fabricante | NXP EE. UU. Inc. |
| serie | MPC56xx Qorivva |
| Paquete | bandeja |
| Estado del producto | en stock |
| procesador central | e200z0h |
| Especificación del núcleo | Núcleo único de 32 bits |
| velocidad | 64 MHz |
| Conectividad | Bus CAN, I²C, LIN, SCI, SPI |
| Periféricos | DMA, POR, PWM, WDT |
| Número de E/S | 79 |
| Capacidad de almacenamiento de programas | 512KB (512K x 8) |
| Tipo de memoria de programa | destello |
| capacidad EEPROM | 64Kx8 |
| Tamaño de RAM | 32K x 8 |
| Voltaje - Fuente de alimentación (Vcc/Vdd) | 3V ~ 5.5V |
| convertidor de datos | A/D 28x10b |
| Tipo de oscilador | interno |
| Temperatura de funcionamiento | -40°C ~ 85°C (TA) |
| tipo de instalación | Tipo de montaje en superficie |
| Paquete/Recinto | 100-LQFP |
| Embalaje del dispositivo del proveedor | 100-LQFP（14x14） |
| Número de producto básico | SPC5604 |
Medio Ambiente y Clasificación de las Exportaciones:
| ATRIBUTOS | DESCRIBIR |
| Estado RoHS | Cumple con la especificación ROHS3 |
| Nivel de sensibilidad a la humedad (MSL) | 3 (168 horas) |
| REACH estado | Productos fuera de REACH |
| ESCAPAR | 3A991A2 |
| HTSUS | 8542.31.0001 |
Características:
• Número único, complejo de núcleo de CPU de 32 bits (e200z0)
– Cumple con Power Architecture® integrado
categoría
– Incluye una mejora del conjunto de instrucciones que permite
codificación de longitud variable (VLE) para tamaño de código
reducción.Con la codificación opcional de 16 bits mixtos
e instrucciones de 32 bits, es posible lograr
reducción significativa de la huella del tamaño del código.
• Flash de código en chip de hasta 512 KB compatible con el flash
controlador y ECC
• Memoria flash de datos en chip de 64 (4 × 16) KB con ECC
• Hasta 48 KB de SRAM en chip con ECC
• Unidad de protección de memoria (MPU) con 8 descriptores de región
y granularidad de región de 32 bytes
• Controlador de interrupción (INTC) con 148 vectores de interrupción,
incluyendo 16 fuentes de interrupción externas y 18
fuentes de interrupción/despertar
• Bucle de enganche de fase con modulación de frecuencia (FMPLL)
• Arquitectura de interruptor de barra cruzada para acceso simultáneo a
periféricos, memoria flash o RAM de bus múltiple
maestros
• Módulo de asistencia de arranque (BAM) compatible con flash interno
programación a través de un enlace serie (CAN o SCI)
• El temporizador admite canales de entrada/salida que proporcionan una variedad de
Captura de entrada de 16 bits, comparación de salida y ancho de pulso
funciones de modulación (eMIOS-lite)
• Convertidor de analógico a digital (ADC) de 10 bits
• 3 módulos de interfaz periférica en serie (DSPI)
• Hasta 4 interfaces de comunicación serie (LINFlex)
Módulos
• Hasta 6 módulos CAN completos mejorados (FlexCAN) con
búferes configurables
• 1 módulo de interfaz de comunicación inter IC (I2C)
• Hasta 123 pines de uso general configurables compatibles
operaciones de entrada y salida (dependiendo del paquete)
• Contador de tiempo real (RTC) con fuente de reloj de 128 kHz
o oscilador RC interno de 16 MHz compatible con
reactivación con resolución de 1 ms con tiempo de espera máximo de 2
segundos
• Hasta 6 temporizadores de interrupción periódica (PIT) con contador de 32 bits
resolución
• 1 temporizador de módulo de sistema (STM)
• Interfaz de desarrollo Nexus (NDI) según IEEE-ISTO
5001-2003 Clase Dos Plus estándar
• Prueba de escaneo de límite de placa/dispositivo compatible con
Grupo de acción de prueba conjunta (JTAG) de IEEE (IEEE 1149.1)
• Regulador de voltaje en chip (VREG) para la regulación de
suministro de entrada para todos los niveles internos.
